數字電路論文
前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇數字電路論文范文，相信會為您的寫作帶來幫助，發現更多的寫作思路和靈感。
數字電路論文范文第1篇
1.1 信號線間距離的影響
計算機高速數字電路設計技術的發展是電子設計領域一次新的突破，對計算機電子技術的發展有著極大的作用。但是，在現階段計算機高速數字電路設計技術中卻存在一定的問題。例如，信號線間距離對計算機高速數字電路設計的影響，一般情況下，信號線間的距離會隨著印刷版電路密集度的增大而變化，越來越狹小，而在這個過程中，也會導致信號之間的電磁耦合增大，這樣就不會對其進行忽略處理，會引發信號間的串擾現象，而且隨著時間的推移會越來越嚴重。
1.2 阻抗不匹配的問題
阻抗是信號傳輸線上的關鍵因素，而在現階段計算機高速數字電路設計的過程中，卻存在信號傳輸位置上的阻抗不相匹配的現象，這樣極易引發反射噪聲，而反射噪聲將會對信號造成一定的破壞，使得信號的完整性受到極高速數字電路設計是電子技術行業發展的重要結晶，通過多個電子元件組成，更是將電子技術發揮的淋漓盡致，而且，計算機高速數字電路技術的應用也極為廣泛。但是，在實際的應用中，計算機高速數字電路設計技術卻受到一些因素的影響，例如，信號線間距離的影響、阻抗不匹配的問題、電源平面間電阻和電感的影響等，都會對計算機高速數字電路技術的運行效率產生影響，要提升計算機高速數字技術的應用效率，必須解決這些影響因素，對此，本文主要對計算機高速數字電路設計技術進行研究。摘要大的影響。
1.3 電源平面間電阻和電感的影響
計算機高速數字化電路設計技術是根據實際的情況，利用先進的電子技術設計而成，在諸多領域都得到廣泛的應用。現階段計算機高速數字電路設計中，由于電源平面間存在電阻和電感，使得大量電路輸出同時動作時，就會使整個電路產生較大的瞬態電流，這將會對極端級高速數字電路地線以及電源線上的電壓造成極大的影響，甚至會產生波動的現象。
2計算機高速數字電路技術的研究分析
2.1 合理設計，確保計算機高速數字電路信號的完整性
通過以上的分析得知，現階段計算機高速數字電路設計技術中，由于受到阻抗不匹配的影響，對電路信號的完整性也造成一定的影響，因此，要對計算機高速數字電路技術進行合理的設計，確保計算機高速數字電路信號的完整性。主要分為兩方面研究，一方面是對不同電路之間電路信號網的傳輸信號干擾情況進行研究，也就是以上所提到的反射和干擾的問題，而另一方面，要對不同信號在傳輸的過程中，對電路信號網產生的干擾情況進行分析。計算機高速數字電路在運行的過程中，會受到阻抗不相匹配的因素而影響到電路信號的傳輸效率，而且，現階段計算機高速數字電路運行的過程中，阻抗很難控制，經常會出現阻抗過大或過小的現象，都會對電路信號傳播的波形產生一定的干擾，從而對計算機高速電路傳輸信號的完整性產生直接的影響。為了避免這類情況的發生，要對計算機高速數字電路設計技術展開研究，從正常理論來看，高速數字電路設計難以使電路與臨街阻抗的狀態相互符合，可以對計算機高速數字電路設計技術進行改進，保持系統處于過阻抗狀態，這樣就能保證計算機高速數字電路設計不會受到阻抗不等的狀態而影響到計算機高速數字電路信息傳輸的完整性。
2.2 對高速數字電路電源進行合理設計
電源是計算機高速數字電路技術的重要組成元件，通過以上的分析得知，計算機高速數字電路設計中，由于受到電源平面間電阻和電感的影響，使得電源運行過程中會出現過電壓的故障，也就是電源的波形質量受到影響，嚴重影響到計算機高速數字電路運行的可靠性。從理論上來看，如果高速數字電路設計中，電源系統中不存在阻抗的話是電路設計最理想的狀態，這樣整個信號的回路也不會存在阻抗耗損的問題，系統中的各個點的點位就會保持恒定的狀態。但是，在實際中卻不會存在這種理想狀態，計算機高速數字電路系統運行的過程中，就必須要考慮到電源的電阻和電感因素，而要減少電源面的電阻和電感對電源系統的影響，就必須對其采取降低的處理措施。從當今計算機高速數字電路系統電源材質的分析了解到，電路系統中大多數都是采用大面積銅質材料，如果結合電源系統要求來分析的話，這些材料遠遠達不到計算機高速數字電路電源的標準要求，這樣在系統正常運行的過程中勢必會受到一定的影響，對此，要將所有影響因素進行綜合性的考慮和研究，可以采用樓電容應用到電路中，這樣可以有效的避免或降低電源面電阻和電感對系統的影響，從而有效的提高計算機高速數字電路系統運行的可靠性。
3總結
數字電路論文范文第2篇
關鍵詞：電網；高壓輸電線路；絕緣子；選型
Abstract：Thecorrectselectionandapplicationoftransmissionlineinsulatoraretheguaranteeforlinesoperationrelaibility.Forthis，thepracticaloperationsituationandthecharacterof500kVtransmissionlineinsulatorinJiangsupowernetworkareana_lysed，thesuggestionshowtoselectandusethelineinsulatorareproposed.
Keywords：powernetwork；high_voltagetransmissionline；insulator；typeselection
近幾年江蘇電網發展迅速，截至2001年底，全省投運的500kV線路3174km、500kV變電站11座。線路使用的絕緣子種類繁多，目前輸電線路使用的絕緣子按型式主要分為盤式絕緣子和長棒型絕緣子。下面介紹這2種絕緣子的特點。
1盤式絕緣子的特點
盤式絕緣子按材質可分為盤式瓷絕緣子和鋼化玻璃絕緣子。
1.1盤式瓷絕緣子
盤式瓷絕緣子是最早用在線路上的絕緣子，已有一百多年的歷史。它具有良好的絕緣性能、抗氣候變化的性能、耐熱性和組裝靈活等優點，被廣泛用于各種電壓等級的線路。盤式瓷絕緣子是屬于可擊穿型的，它是采用水泥將物理、化學性能各異的瓷件與金屬件膠裝而構成的，在長期經受電場、機械負荷和大自然的陽光、風、雨、雪、霧等的作用，會逐步劣化，對電網的安全運行帶來威脅。特別是含有劣化絕緣子的絕緣子串發生閃絡（由于雷擊或污閃等原因）時，可能會使劣化的絕緣子頭部瞬間發熱爆炸，造成導線落地的事故。華東電網在1996年底的大污閃事故中，500kV系統有11條線路因霧閃發生72次跳閘。其中，3條線路因零值絕緣子爆炸造成導線落地；2條線路多串絕緣子結構中有1串因零值絕緣子爆炸斷串。
2000年9月22日，江蘇省220kV溧陽變電站220kV旁母、正母瓷瓶發生因大量低值絕緣子的存在而導致的掉串事故。所以劣化絕緣子的檢測工作非常重要，前系統停電是較難的，即使線路停電，也無足夠的時間和人力進行全線絕緣子的檢測工作。因劣化絕緣子的安裝位置和分布區域的原因，向來是絕緣在線檢測的一個難點。目前常用短路叉法和火花間隙法檢測，這些方法易于檢測零值絕緣子，測試方法簡單，但準確性較低，對低值絕緣子，特別是1串中存在多片低值的情況下，則很難作出正確的判斷。瓷絕緣子的老化率隨其運行時間的延長而逐年上升。
1.2鋼化玻璃絕緣子
鋼化玻璃絕緣子具有較好的機電性能，其抗拉強度、耐電擊穿性能、耐振動疲勞、耐電弧燒傷和耐冷熱沖擊性能等都優于瓷絕緣子。且與瓷絕緣子不同，玻璃絕緣子具有零值自爆的絕緣自我淘汰能力，這樣就很容易被發現，無需對其進行絕緣測試。自爆率通常在前3年較高，這與瓷絕緣子相反。數十年的運行和試驗數據證明，鋼化玻璃絕緣子具有長期穩定的機電性能和較長的使用壽命。防污型玻璃絕緣子為取得較大的爬電距離，只有在傘裙下表面增加數個深棱來實現（由于工藝的原因，無法像瓷絕緣子通過雙傘或三傘增加爬距）。當用于粉塵污染較嚴重的地區，因這種鐘罩深棱的傘型自潔能力差、清掃不便，下表面結垢嚴重，造成耐污閃能力大大降低。從江蘇電網運行情況來看，鐘罩深棱型絕緣子（包括瓷的和玻璃的）不適合江蘇地區這種以粉塵污染為主、污染較重的地區使用，如果使用，應充分考慮其爬電距離的有效利用系數。1999-2002年，江蘇省500kV線路污閃跳閘中，只有7%（一次跳閘）是瓷雙傘絕緣子，其余都是玻璃絕緣子。這里針對的是懸垂串絕緣子，全省尚未發生過耐張串絕緣子的污閃跳閘。
2長棒型絕緣子的特點
長棒型絕緣子按材質可分為合成絕緣子和長棒瓷絕緣子。
2.1合成絕緣子
合成絕緣子具有質量小、強度高、耐污性能好、維護工作量小等諸多優點。硅橡膠合成絕緣子表面具有憎水性，且附著在傘裙表面的污染層也具有憎水性(即硅橡膠的憎水性遷移)，這大大提高了合成絕緣子的抗污能力。從國內的使用情況來看，歷次的大面積污閃事故中，合成絕緣子都表現出優異的抗污閃能力，在外絕緣水平偏低和污染較重的情況下，合成絕緣子是個較好的選擇對象。國外合成絕緣子的研制和掛網較早，使用范圍很廣泛，已取得成功的運行經驗。國內合成絕緣子生產廠家經過數代產品的改進，生產技術水平大大提高，主絕緣成型技術已達到國際先進水平。合成絕緣子端頭的連接型式是多種型式并存，但逐步趨向國際先進的探傷監控下的壓接式，其結構簡單、美觀，產品質量的人為分散性得到控制。合成絕緣子的長期機械可靠性主要依靠：芯棒的質量和截面尺寸、金屬端部附件特性以及附件與芯棒的連接質量。傘套為芯棒提供保護，并提供必要的爬電距離，要求它有長期的憎水性、較好的抗氣候變化的性能、較高的撕裂強度等，常采用一些試驗(如5000h加速老化試驗)，可檢驗傘套的長期性能。為改善端部電場分布，降低無線電干擾程度，提高電暈起始電壓等原因，500kV合成絕緣子兩端都裝有均壓環，但均壓環的存在降低了放電距離。
從合成絕緣子運行中發生的事故、故障情況來看，大部分是雷擊閃絡，這可通過增加干弧距離來解決。其次是不明原因的閃絡，不明原因的閃絡是指閃絡發生在系統無任何過電壓的情況下，且發生閃絡后的絕緣子送到試驗室檢驗時，各項試驗結果均合格。目前對不明原因的閃絡問題尚無統一的認識，有的認為是絕緣子由于污濕原因，其憎水性會暫時消失；也有的認為是鳥糞引起的。從事故后果的嚴重性來看，最嚴重的是合成絕緣子的脆斷問題，從20世紀70年代開始，有些合成絕緣子就發生了脆斷事故。這種現象是由環氧樹脂玻璃纖維芯棒的玻璃纖維受酸蝕引起的，一般在暴露于酸性環境中的玻璃纖維芯棒承受機械負載時發生的。華東電網在1998年發生了2例典型的500kV合成絕緣子脆斷事故。一起是1998年3月，上海500kV渡南5101線發現1支合成絕緣子折斷，該絕緣子是進口產品，運行時間僅4年多。該產品芯棒的硅橡膠護套厚度僅1.5mm（通常為3～5mm），引起折斷的原因是護套厚度太薄，在運行中出現破損，水分滲入至芯棒，最終導致芯棒酸蝕脆斷。另一起是1998年8月，浙江500kV蘭窯5404線1支國產合成絕緣子發生斷裂，原因是該絕緣子金具端頭連接密封結構為第一代型，密封層較薄，水氣沿著金具與護套間的縫隙滲入芯棒后，形成酸性環境，芯棒在此酸性環境和應力的作用下發生脆斷。制造廠和運行部門從多起脆斷事故的經驗教訓中，已認識到傘裙護套與金具之間可靠密封的重要性。
2.2長棒瓷絕緣子
一般情況下，長棒型瓷絕緣子串110kV為1節，220kV為2節，500kV為3節，每節都帶有均壓環和招弧角。絕緣體由氧化鋁高強度瓷制作。江蘇省1997年在500kV斗渡線無錫段率先采用了德國CERAM公司的瓷棒絕緣子，98串用在直線塔兩邊相。運行一段時間后，測量所得鹽密較低。鹽密的測量結果見表1。
表1鹽密測量結果
絕緣子投運時間測量時間測量部位鹽密
型式（mg/cm2）
瓷棒1997年12月1998年11月A相上串第2個傘0.0081
A相上串第8個傘0.0098
A相上串第16個傘0.0124
1999年11月C相下串第2個傘0.0061
C相下串第8個傘0.0065
C相下串第16個傘0.0069
2000年3月A相下串第2個傘0.0105
A相下串第8個傘0.0105
A相下串第16個傘0.0184
500kV瓷棒絕緣子由3節組成，每節之間均有均壓環和招弧角，與同樣棒型的合成絕緣子相比，在相同的結構高度下，空氣間隙縮短。如某合成絕緣子供貨商提供的產品結構長度4450mm、干弧距離4135mm、負極性50%雷電沖擊閃絡電壓為2540kV；而某瓷棒絕緣子廠商提品的連接長度4452mm、干弧距離4030mm、負極性50%雷電沖擊閃絡電壓為1950kV。因此，要達到一般合成絕緣子所要求的雷電沖擊耐受電壓和操作沖擊耐受電壓，則瓷棒絕緣子的結構高度將大于合成絕緣子的，這就要求桿塔尺寸應選大一點，對于多雷區線路，作為懸垂串使用時，存在一定的局限性。
使用長棒瓷絕緣子時，需在運輸和安裝過程別小心。瓷件大而笨，在運輸和安裝時，有碰撞和損壞的危險。另外，如果制造過程中內部產生細微的缺陷，在運行中，熱-機械應力的長期作用會降低絕緣子的機械強度，且巡線時對長棒瓷絕緣子串的觀察和檢測還不能發現故障絕緣子，這樣會導致瓷件意外折斷和導線落地。
3對江蘇電網輸電線路絕緣子選型的建議
(1)懸垂串絕緣子應選用防污型盤式瓷絕緣子或長棒型絕緣子。我國盤懸式瓷絕緣子的生產廠家多、產量大，但不同廠家的產品質量差異很大。輸電線路的絕緣子選型時，應對不同廠家生產的瓷絕緣子的運行情況進行詳細調查了解，選用高品質的瓷絕緣子。同時，對運行中的瓷絕緣子應加強檢測，及時更換劣化絕緣子，確保電網安全運行。除耐張串可選用普通型的外，傘型的應選用雙傘或三傘，而鐘罩深棱型絕緣子不宜使用。
(2)瓷棒絕緣子的機械強度直接與瓷件有關，由于運輸、安裝過程中造成的損壞，或運行中外界偶然的撞擊，或制造過程中形成的內部缺陷（要求產品有嚴格的質量檢查、優良的制造工藝），可能會在運行中意外折斷，所以瓷棒絕緣子應選擇質量好的產品，并加強檢驗工作，小心運輸、安裝。
(3)鋼化玻璃絕緣子具有零值自爆的優點，可節省大量的運行維護費用。由于鐘罩深棱型絕緣子的固有缺陷以及江蘇省的運行經驗證明，這種型式的絕緣子不適合以粉塵污染為主、污染較重的地區使用，如果使用，應充分考慮其爬電距離的有效利用系數。普通型的玻璃絕緣子可在耐張串使用。
(4)合成絕緣子具有維護工作量小、質量小、耐污性能好等優點，這是瓷、鋼化玻璃絕緣子不可相比的。目前在我國大氣污染嚴重、輸電線路外絕緣水平普遍偏低、塔頭尺寸也限制了調爬的選擇性的情況下，合成絕緣子應是污染嚴重地區的選擇對象。但是，合成絕緣子運行時間短，運行經驗尚嫌不足。對500kV合成絕緣子應慎重選擇制造廠家及技術參數，積極研究考核其各項性能、壽命的技術指標及試驗方法，對在線運行的合成絕緣子應加強監測。
(5)絕緣子爬電比距的配置應符合本地區審定后最新版污區圖的要求，并應參照JB/T5895-91《污穢條件下絕緣子的使用導則》的要求，充分考慮其爬電距離的有效性和運行經驗，絕緣子的污閃放電特性與結構造型及自然積污量有關。爬電距離有效利用系數應反映放電發展時爬電距離長度利用的有效性，又能反映絕緣子在運行條件下的積污性能。因此，在相同條件下和在相同的積污時間內，爬電距離有效利用系數應由被試絕緣子與基準絕緣子的污閃電壓梯度相比較來確定，在絕緣子選型時應充分考慮。
參考文獻：
［1］龔堅剛.長棒型絕緣子在超高壓輸電線路中的應用前景［J］.浙江電力，2000，(5).
數字電路論文范文第3篇
關鍵詞：硬件描述語言，VerilogHDL，ITL，Tempura
1、引言
幾十年前，人們所做的復雜數字邏輯電路及系統的設計規模比較小也比較簡單，其中所用到的FPGA或ASIC設計工作往往只能采用廠家提供的專用電路圖輸入工具來進行。為了滿足設計性能指標，工程師往往需要花好幾天或更長的時間進行艱苦的手工布線。碩士論文，ITL。工程師還得非常熟悉所選器件的內部結構和外部引線特點，才能達到設計要求。這種低水平的設計方法大大延長了設計周期。
近年來，FPGA 和ASIC 的設計在規模和復雜度方面不斷取得進展，而對邏輯電路及系統的設計的時間要求卻越來越短。碩士論文，ITL。這些因素促使設計人員采用高水準的設計工具，如：硬件描述語言（Verilog HDL 或VHDL）來進行設計。
然而，Verilog HDL 硬件描述語言缺乏對于電路邏輯關系描述和分析的形式化方法，尤其是缺乏基于時序的邏輯描述。這對于化簡和檢驗正確性都帶來了麻煩。而ITL語言描述則提供了另一套基于時序的形式化解決方法，對Verilog HDL 硬件描述語言起到了很好的補充作用。
2、ITL簡介
區間時態邏輯(interval Temporal logic，ITL)是一種用于描述離散區間或時段的邏輯系統，它是時態邏輯的一個分支。我們可以把一個區間(interval)看作是一個有限的狀態序列;這里的狀態就是從所有變量到其值的映射。區間的長度定義為該區間內狀態數減 1。因此，只含有一個狀態的區間的長度為0。一個區間s0… sn 的長度是n。一個只有單個狀態的區間的長度是0。
ITL 的基本表達式和公式的語法如下所示
表達式：
公式：
其中，μ為一個整數值;a 為靜態變量(在區間內不改變);A 為狀態變量(在區間內
值可變);g 是函數符號;p 為謂詞。碩士論文，ITL。下面我們以RS 觸發器為例來說明ITL的使用：
一個RS 觸發器是一個簡單的儲存和保持一位數據的記憶單元。兩個輸入決定了互補的輸出和。S（Set）為置一，R（Reset）為置零。
圖1 RS 觸發器結構圖圖2 RS 觸發器的真值表
按照傳統的方法，根據真值表列出輸入輸出變量的邏輯方程，得到：
Qn+1=S+￢R*Qn
S*R=0
而用 ITL描述可以直接把邏輯關系（動作、謂詞）寫出來，再化簡：
把時間等參數變量考慮進去，我們就可以得到RS觸發器的結構方程：
3、Tempura
用ITL 能夠方便準確地描述基于時序的數字電路，然而缺乏可執行能力，運算公式不能直接進行計算機仿真和驗證。Tempura 則是ITL 強有力的可編程可執行的工具集，大大增強了ITL 的實用性。Tempura 是一種可直接執行的數字電路時序邏輯設計方式，是 ITL 的一個可執行子集。發展到今天，Tempura 已經能夠直接在Windows 環境下運行。碩士論文，ITL。只要熟悉ITL 的語句，對照著Tempura 自帶的指導工具，使語法公式一一對應就可以進行編程和仿真，十分方便。碩士論文，ITL。
下面我們還是以RS 觸發器為例來說明
用VerilogHDL采用門級描述為：
moduleRS_FF(R,S,Q,QB);
input R,S;
output Q,QB;
nor (Q,R,QB);
nor (QB,S,Q);
endmodule
用VerilogHDL采用行為描述為：
moduleRS_FF(R,S,Q,QB);
input R,S;
output Q,QB;
reg Q;
assign QB=~Q;
always@(R or S)
case({R,S})
2'b01:Q<=1;
2'b10:Q<=0;
2'b11:Q<=1'bx;
endcase
endmodule
而根據前文所述的用 ITL描述的RS觸發器改寫成Tempura 語言，代碼如下：
為了檢驗設計結果，需要輸入仿真參量，代碼如下：
(S=0) and (R=0)and (Q=0) and (Qbar=0) and
for lis<<1,0>,<0,0>,<0,1>,<1,0>,<0,0>>
do (len(5)and (Sgets l0) and (R gets l1)
)
and
(S,R)latch(Q,Qbar)
仿真結果如下，和真值表一樣。
圖3 仿真結果
傳統的數字電路設計方法繁瑣且不嚴謹，而且往往缺乏時序邏輯的描述能力。針對這個問題，HDL的使用為硬件設計師提供了一個非常好的分析和設計數字硬件的工具，也為溝通軟件和硬件提供了一種方法。然而，這些 HDL 一般是為模擬數字硬件的功能而設計，往往比較適用于較低層級的設計。同時傳統的HDL 設計方法缺乏對數字硬件推理和證明的機制；對行為描述的能力較弱，缺乏形式設計或驗證的支持工具。形式化的設計方法則提供另一種強有力的數字電路描述。在軟件工程中，形式方法已經取得一些引人注目的成就。但是在硬件設計領域，形式方法的應用研究和成就仍然在起步階段。在國內的面向市場的數字電路設計，情況更是這樣，形式方法的使用很是有限。ITL 等形式方法（特別是配以成熟高效的可執行工具，如Tempura）， 將有效提高我們描述和設計數字電路。碩士論文，ITL。正如本文開頭所說，在硬件設計速度趕不上軟件速度的今天，形式方法將給我們帶來一種新的突破思路，這在未來的電路設計領域將有廣闊的應用和發展空間。
參考文獻
[1]Benjamin C. Mosszkowski. ITL HandbookDecember 6, 2007
[2]Antonio Cau. Interval Temporal Logic Anot so short introduction 2009
[3]舒風笛。《面向嵌入式實時軟件的需求規約語言及檢測方法》，武漢大學，2004
[4]夏宇聞。《Verilog 數字系統設計教程》，2008年，北京：北京航天航空大學出版社。
數字電路論文范文第4篇
關鍵詞：數字電話設計；抗干擾技術；分析
科學技術不斷發展，促進了電子設備的不斷提高，現在人們廣泛應用電子設備，尤其智能手機的應用，其用戶不斷增加，用電設備密度不斷增加，在空間應用過程中，可能造成電磁環境的不斷惡化，電子設備之間可能造成干擾，影響電子設備的正常工作，必須提高電子設備之間的抗干擾性能，因此我們在數字電路設計的過程中，采用數字電路集成電路的方式進行提高抗干擾性能，利用科技手段，不斷提升抗干擾能力，符合現在數字電路設計的發展趨勢。
1硬件抗干擾技術在數字電路設計環節的應用
1.1安全接地技術
安全接地技術是一種常用的技術，把機殼接入大地，讓電量轉移到大地，減少電荷積累情況，減少因為靜電等原因造成人與機械設備等受到安全影響。設備裝置在實際應用過程中，絕緣層可能出現破損等現象，就可能造成機殼帶帶電，這時候的電量是足夠大的，不能及時轉移，可能造成嚴重的后果，利用安全接地技術可以把多余電荷轉移出去，還能及時切斷電源等，對其安全性能起到保護作用。
1.2避雷擊接地技術
用電設備基本都需要采用避雷擊效果，一般通常采用避雷針，當出現雷擊的情況下，可以進行電荷的轉移，下雨天氣打雷時候，出現雷擊的情況是產生電荷的，一旦遇到用電設備等，瞬間可以產生大量的電荷，對周圍人和物產生損害現象，必須采用技術及時轉移電荷，減少對人的傷害，對用電設備也起到保護作用。
1.3屏蔽接地技術
屏蔽接地技術是一種常用的對用電設備的保護作用措施，在實際應用過程中，也是設計人員經常采用的方式，具有一定的應用價值。屏蔽技術需要和接地技術配合使用，其屏蔽效果才能夠提升。像是靜電屏蔽技術。若是在帶正電導體周圍圍上完整的金屬屏蔽體，則于屏蔽體的內側所獲取的負電荷將會等同于帶電導體，同時外側所存在的正電荷也和帶電導體等量，這就造成外側區域仍舊存在電場。若是對金屬屏蔽體進行接地處理，那么外側的正電荷可能會流入大地之中，則可以消除外側區域的電場，也就是金屬屏蔽之中將會對正電導體的電場進行屏蔽處理。屏蔽接地技術的應用，在技術上起到革新作用，在應用過程中，起到重要保護作用，具有一定現實應用價值。
2軟件抗干擾技術在數字電路設計環節的應用
2.1數字濾波技術
數字濾波技術是一種仿真技術，基于硬件設備的仿真技術，但在實際應用過程中，不依賴硬件技術，只是通過模擬技術進行設置，實現數字濾波。在具體應用過程中，先借助于硬件技術進行干擾技術的應用，減少干擾性能，在具體通過軟件進行有效的濾波，起到真正的數字濾波技術，減少抗干擾能力。數字濾波技術的方法有多種多樣，我們在應用過程中，需要根據實際情況，選擇適應的數字濾波技術的處理方式，起到真正數字濾波作用，在數字電路設計的過程中，利用軟件技術進行有效應用，是設計環節中的重要步驟。
2.2軟件“看門狗”的使用
軟件程序在應用過程中，往往容易出現死循環等現象，在數字電路設計過程中，設計者要考慮這方面問題，采用“看門狗”技術，防治程序死循環現象發生。硬件看門狗就是一個定時器對系統進行有效的監控，合理的根據監控情況進行有效處理，起到看門狗的效果。
3實例論述
3.1通過硬軟件技術促使計算機系統脫離死態
為了使干擾問題得到及時的解決，在硬件方面可以使用一個硬件計時器，
3.2程序“跑飛”階段進行數據保存的硬軟件辦法
由于計算機系統在被強電磁干擾或影響之后，計算機系統之中正在正常運行的程序或許會被打亂，進而在內存中出現轉移情況，同時這種轉移是不能被控制的，也就是發生“跑飛”情況。該問題的出現或許會造成確保軟件正常運行的重要參數被破壞、沖掉。通過硬軟件結合措施、方法的運用，能夠在出現斷電事故或者是發生強干擾情況之后，使各重要參數得到保護，從而使系統的連續運轉或者是再恢復獲得可靠的保證。
參考文獻：
[1]劉海權,田露,宋立業.傳統光電編碼器防震動抗干擾電路的優化[J].電氣技術,2015(12).
[2]楊昆.綜述單片機控制系統的抗干擾設計[J].黑龍江科技信息,2016(04)
[3]李娜.數字集成電路低功耗優化設計解析[J].通訊世界,2016(15).
[4]王劍鋒.DCS控制系統抗干擾分析[J].通訊世界,2015(19).
[5]姚年春,徐濤.電機保護裝置的抗干擾措施設計[J].信息技術與信息化,2014(04).
[6]熊軼娜,吳躍明,陳潔.數控機床控制系統的抗干擾分析[J].組合機床與自動化加工技術,2009(08).
[7]陳友明,黃運生.DSP系統抗干擾技術的分析[J].現代計算機(專業版),2008(09).
數字電路論文范文第5篇
關鍵詞：電磁干擾；電氣隔離；看門狗
在信號的傳輸過程中，不可避免的會遇到各種干擾，如何有效的減少或消除干擾，使信號能夠穩定傳輸，是系統設計中的關鍵問題。本文以RS-485傳輸電路為例，從軟硬件兩方面分析信號在傳輸過程中會遇到的各種干擾，并給出具體的解決方案。
1 硬件抗干擾設計
在傳輸電路的設計過程中主要出現以下問題：電氣噪聲干擾傳輸線路；強電磁（雷電）沖擊；數字電路對模擬電路的干擾等。
針對上述問題的產生，本傳輸電路在硬件設計方面主要采取以下措施:
1) 對于芯片閑置的引腳，在不影響系統的邏輯功能的情況下接地或接電源。
2) 布線時，電源線和地線盡量粗。這樣不但有利于減少壓降，更重要是的是降低耦合噪聲。
3) 布線時盡量減少回路環的面積，以減少感應噪聲。避免90度折線，減少高頻噪聲發射。
4) 晶振布線時，晶振和單片機引腳盡量靠近，晶振下方盡量不要走線。
5) 采用光耦元件實現RS-485接口的電氣隔離。這種方案可以承受高電壓、持續時間較長的瞬態干擾，實現起來也比較容易。
6) 旁路保護方法。利用瞬態抑制元件TVS管，將具有危害性的瞬態能量旁路到大地。
7) 將電源地和模擬地相隔離，通過0歐的電阻相連。將電源地和RS-485地相隔離，通過磁珠相連。
8) 正確地處理“模擬地”與“數字地”。數字電路是非線形的，邏輯門的開關都會產生電流沖擊，所以在數字地上高頻擾動很強烈。因此，數字地與模擬地不能有共同路徑或者環路，只應單點連接。
RS-485信號傳輸的具體電路如圖1所示
圖1 RS-485信號傳輸電路
2 軟件抗干擾設計
系統的抗干擾措施，除了在硬件上消除干擾外，還必須從軟件設計上采取恰當的措施，以便提高系統的可靠性，我們主要采用看門狗(Watchdog)監視系統的運行狀態。
看門狗又稱程序運行監視器，能有效的防止系統在不可預測的干擾作用下產生的程序執行紊亂，即“程序跑飛”。目前很多MCU都自帶有內部看門狗，我們在整機運行是將看門狗打開，如果MCU不能在規定的時間內將Watchdog復位，Watchdog從內部觸發RESET中斷，將整個系統復位，從而使整個系統重新運行，避免了程序死鎖。
信號傳輸電路的主程序如下：
void main(void)
{
uint idata i,j； 定義i,j為無符號整型變量
WDT_feed()； 為看門狗控制寄存器賦初值
for(i=0;i
{
WDT_feed()； 喂看門狗
DelayMS(30)；
}
InitSystem()； 系統初始化
timer2_run； 定時器2開始工作
while(1) 進入循環
{
WDT_feed()； 喂看門狗
while(!SystemTimerFlag)；當SystemTimerFlag=1，跳出本層循環
TimerTick20ms()； 保證程序的循環周期為20ms
RS23220ms()； RS232函數
KEY20ms()； 鍵盤輸入函數
if(HardFailureFlag)；
{ ；如果RS485通訊失敗
RS485StateLedOff()； RS485狀態指示燈滅
PizzerOn()； 蜂鳴器鳴叫
}
}
3 結語
本文針對信號在傳輸過程中受干擾問題，通過實例從軟、硬件兩方面給出了具體解決措施,極大地提高了系統的穩定性。適用于各種遠距離的有線傳輸系統。
參考文獻：
[1] 傅豐林等.電子線路基礎[M].西安:西安電子科技大學出版社,2001
[2] 謝金明等.高速數字電路設計與噪聲控制技術.北京：電子工業出版社,2003-4
[3] 顧海洲等.PCB電磁兼容技術—設計實踐.北京：清華大學出版社,2004-6
[4] 工靜.低壓電力線傳輸特性分析.南京理工大學碩士論文，2000
